敬请注册
登录
论坛
搜索
帮助
导航
微博
私人消息 (0)
公共消息 (0)
论坛任务 (0)
系统消息 (0)
好友消息 (0)
帖子消息 (0)
PCBSI信号完整性论坛
»
SI/PI/EMC 技术
» 时序问题
返回列表
发帖
zhangwei
发短消息
加为好友
zhangwei
当前离线
UID
1963
帖子
35
精华
0
积分
16
技术积点
0
活跃积点
0
阅读权限
10
在线时间
19 小时
注册时间
2010-6-17
最后登录
2011-4-13
工程师
帖子
35
积分
16
在线时间
19 小时
楼主
跳转到
»
倒序看帖
打印
字体大小:
t
T
发表于 2010-8-23 17:37
|
只看该作者
时序问题
DDR设计的时候是以CPU的DDR时序要求为准,还是以DDR的时序要求为准。在线等待高手解答
收藏
分享
1
1
0
顶
踩
admin
发短消息
加为好友
admin
当前离线
UID
1
帖子
128
精华
0
积分
501345
技术积点
18
活跃积点
999564
阅读权限
200
在线时间
238 小时
注册时间
2009-3-24
最后登录
2012-5-23
管理员
帖子
128
积分
501345
在线时间
238 小时
沙发
发表于 2010-8-23 18:11
|
只看该作者
当然是两者都要满足
TOP
zhangwei
发短消息
加为好友
zhangwei
当前离线
UID
1963
帖子
35
精华
0
积分
16
技术积点
0
活跃积点
0
阅读权限
10
在线时间
19 小时
注册时间
2010-6-17
最后登录
2011-4-13
工程师
帖子
35
积分
16
在线时间
19 小时
板凳
发表于 2010-8-24 08:33
|
只看该作者
如果DDR2选的是DDR800,但CPU送的时钟是200M,这时候两者的时序都要满足吗?DDR这时候没跑的800M啊,如果以DDR800时序为准那等长就要求比较严格了。
TOP
Triton
发短消息
加为好友
Triton
当前离线
UID
17
帖子
1708
精华
4
积分
2337
技术积点
43
活跃积点
1742
阅读权限
100
性别
男
在线时间
952 小时
注册时间
2009-3-27
最后登录
2012-5-22
版主
帖子
1708
积分
2337
在线时间
952 小时
地板
发表于 2010-8-24 11:33
|
只看该作者
这种情况下当然是跑不到800,而是400了
如果人生也能仿真...
TOP
zhangwei
发短消息
加为好友
zhangwei
当前离线
UID
1963
帖子
35
精华
0
积分
16
技术积点
0
活跃积点
0
阅读权限
10
在线时间
19 小时
注册时间
2010-6-17
最后登录
2011-4-13
工程师
帖子
35
积分
16
在线时间
19 小时
5
楼
发表于 2010-8-24 11:44
|
只看该作者
那这种情况是要满足CPU的DDR端时序,还是DDR800的时序,还是两者都要满足?这个时候DDR800时序应该比CPU的DDR时序要严格些吧
TOP
Triton
发短消息
加为好友
Triton
当前离线
UID
17
帖子
1708
精华
4
积分
2337
技术积点
43
活跃积点
1742
阅读权限
100
性别
男
在线时间
952 小时
注册时间
2009-3-27
最后登录
2012-5-22
版主
帖子
1708
积分
2337
在线时间
952 小时
6
楼
发表于 2010-8-24 12:15
|
只看该作者
就是因为满足不了DDR800,才降频的,当然是看DDR400的时序啊。
降到DDR400的话,就要同时满足CPU端和DDR端400Mbps时的时序。
如果人生也能仿真...
TOP
zhangwei
发短消息
加为好友
zhangwei
当前离线
UID
1963
帖子
35
精华
0
积分
16
技术积点
0
活跃积点
0
阅读权限
10
在线时间
19 小时
注册时间
2010-6-17
最后登录
2011-4-13
工程师
帖子
35
积分
16
在线时间
19 小时
7
楼
发表于 2010-8-24 12:22
|
只看该作者
哦,明白了,谢谢版主的指导
TOP
返回列表
在水一方
精彩案例 实践/分享
HW/PCB 设计测试
业界资源动态
我要上路
技术讨论主版
我要上路
SI/PI/EMC 技术
HW/PCB 设计测试
精彩案例 实践/分享
业界资源动态
综合服务版
在水一方
论坛管理
[收藏此主题]
[关注此主题的新回复]
[通过 QQ、MSN 分享给朋友]