关于DDR CLK jitter的问题

wyf287

请问一下，当DDR CLK jitter出现问题时，大家主要测试哪些指标进行调试呢？tJIT(cc)，tJIT，tJIT(per)？这些指标一致性测试软件，发现每次测试的值可能不一样。进行眼图累积测试long term jitter，由于接触，接线等关系，测试结果可能也有变化。大家是如何测试的呢
另外，请问一下，大家是怎样调试DDR CLK JITTER呢？有哪些措施可以改善呢？

Joseph777

由于建立时间和CLK周期有关，因此主要测试period Jitter
测试最好用焊接的探头
由于是DDR控制器输出CLK，因此jitter和控制IC中PLL有关，可以优化此部分（输入参考时钟、电源等）。

wyf287

为什么改变DDR 的VDD的值会对JITTER有影响呢？目前我主要根据long term jitter来判断。

Joseph777

回复 3# wyf287

是指控制器的VDD吗？

wyf287

是的，对于DDRII来说，就是1.8改为1.9或1.7

Joseph777

你可以看一下SSTL电平的I/O结构，VDD的值会影响到驱动的电流，进而影响信号的沿以及反射。因此会对抖动有影响。