|
  
- 帖子
- 1587
- 积分
- 2249
- 在线时间
- 903 小时
|
昨晚看到stupid写的BERTScope 研讨会归来,向他学习,总结一下本次Cadence用户大会的情况。
今年大会的规模算是近两三年最好的了,好几位有分量的嘉宾,还不错的午餐,竟然还提供晚餐,而且还有表演等。上午都是大会场嘉宾演讲,还有一个五人组的Panel,这种形式在DesignCon常见,在国内还不多吧。
由于专业的关系,下午的分组会议我只关注了PCB和Package。
首先是Cadence公司的人讲Roadmap,有两点比较重要,下一个版本会推出全新的PI解决方案,再下一个版本会出3D全波解决方案。
接下来是客户案例演讲,
第一个是浪潮的讲定制ASIC的DDR3接口设计。
第二个是华为的讲Batch simulation,他们是通过Cadence的服务部定制的这个功能,白天做所有信号的仿真设置,晚上跑仿真,提高效率。
第三个是中科院微电子所的讲低成本封装在Cadence SiP中的实现,没怎么听,感觉没什么东西。
第四个是芯原微电子的讲FPGA,通过使用Cadence的FPGA System Panner(FSP)提高设计效率,原来2个月的工作,现在3个星期完成,还不加班,貌似这个新工具还不错,做FPGA的同学可以关注一下。
第五个还是中科院微电子所的,讲高速差分设计,感觉很基础的东西,演讲的也年轻,严重怀疑是新手。 |
|