ddr2如何确定组内走线差 - SI/PI/EMC 技术 - PCBSI - PCBSI信号完整性论坛，专业信号完整性论坛网

Rank: 7 Rank: 7 Rank: 7

11楼 跳转到 »

发表于 2010-5-24 15:33 | 只看该作者

...
你是指组内还是组间？

组内的话，DQ只要满足与DQS之间的关系就可以，对应于约束规则，就是以DQS为target，给DQ设定一个tolerance;
组间的话，就要看DQS和Clock之间的时序关系，对应的约束规则，以Clock为Target，设定DQS的tolerance.

如果人生也能仿真...

Rank: 4

12楼

发表于 2010-5-24 16:22 | 只看该作者

11# Triton

恩，谢谢triton！我明白啦！

Rank: 2

13楼

发表于 2011-6-16 21:45 | 只看该作者

受教了,正在同样的疑惑呢

Rank: 4

14楼

发表于 2011-6-17 17:26 | 只看该作者

不一樣長喔但是它控制在一定範圍內誤差不大.....為了要控制她Time delay

Rank: 2

15楼

发表于 2011-6-20 21:43 | 只看该作者

mark 一个