PCBSI » HW/PCB 设计测试 » 在论高速信号中AC耦合电容作用

yawyw 发表于 2010-3-16 16:17

在论高速信号中AC耦合电容作用

[i=s] 本帖最后由 yawyw 于 2010-3-17 08:44 编辑 [/i]

看了以前TX的发帖，但是里面的内容只涉及了如何选择耦合电容
那么为什么高速信号要加AC耦合电容呢？
摆放的位置有什么要求呢？
大家有兴趣讨论下

yawyw 发表于 2010-3-16 16:27

我先说一下我的理解：
1.一般信号中都含有DC成分，如果没有AC耦合的话，DC成分可能就成为信号的Offset值，而一般高速差分信号Offset值应该是0V,所以增加AC耦合电容
2.关于电容位置，一般来说，不是很重要，在实际的测试过程中也没有发现太大区别，但是大多数Design guide都会建议放在Receier端

bandit9527 发表于 2010-4-14 21:41

对于摆放位置各个芯片design guide不尽相同；有的要求放在发送端，有的要求放在接收端，有连接器的要求放在连接器附近，intel的芯片资料对于这几种情况都有！
不过很多TX在设计时一般放在发送端！

ripple 发表于 2010-4-14 22:57

PCI-Express 的AC耦合电容就明确在规范里面定义了，需要摆放在发送端，这个比较雷人。

deficit 发表于 2010-5-12 13:50

除了PCIE，其他很多接口还是推荐放在接收端的吧

qingkong0710 发表于 2010-7-29 01:39

这个问题我还要问一下， 为什么PCIE的链路上AC耦合电容要100nf, 220nf行不行，500nf呢？这个值是怎么得到的

龙井茶2 发表于 2011-3-7 21:43

对不起，本站规定会员每小时最多只能发表 10 个帖子。

蚱蜢舟 发表于 2011-3-16 21:20

目前了解到的情况是电容主要是解决两边直流偏置不一致的问题。
至于电容值的确定，自然是要保证高速信号通过的容值。

fbi123 发表于 2011-5-19 14:39

一般接收端IC会有自己的DC level, 可能是外部增加pull high and pull low的分压,或是IC内部自己产生,所以要透过AC capacitor来隔离输出IC的DC level,例如某接收IC 可容许的电压是0~5V,且Diff peak to peak 要求0.5~4V ,因此此IC的DC level最好就在0~5V范围的中间也就是2.5V, 当INPUT Diff peak to peak是max 4V 对此IC来说,电压就是Min 0.5V, Max 4.5, 有最佳的Input Voltage Margin

查看完整版本: 在论高速信号中AC耦合电容作用