DDR2/DDR3 Data ODT的阻值该如何决定？
在做DDR2、DRR3仿真时，经常要确定ODT的值，可是这个值又是BIOS指挥寄存器控制的，在BIOS里又很难找到，不知道大侠是怎么确定的？ 通常控制ODT的配置是在DRAM接口的控制器部分.既然楼主谈到BIOS了,哪对于Intel来说,通常将控制器做在NB上,而AMD通常将控制器做在CPU上.ODT具体值的设定需要更具仿真的结果来确认! [b] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=2731&ptid=537]2#[/url] [i]ripple[/i] [/b]
也是根据仿真来确定？不是BIOS里都设好了吗？像DDR3，有20，30，40，60，120，如果按照仿真的Worst Case来决定，BIOS里有没设这个阻值，那不就和实际结果不符了吗？ 有多少个值不仅仅取决于DRAM颗粒,同时也取决于控制器.
BIOS中的值是怎么确定的呢?肯定是来源于控制器的寄存器,而你就是确定寄存器的人!呵呵.
如果按照你说的worst case里面没有,总该有一个趋近于你这个值得ODT值吧? [i=s] 本帖最后由 ripple 于 2009-8-19 23:02 编辑 [/i]
[quote] 2# ripple
也是根据仿真来确定？不是BIOS里都设好了吗？像DDR3，有20，30，40，60，120，如果按照仿真的Worst Case来决定，BIOS里有没设这个阻值，那不就和实际结果不符了吗？ ...
[size=2][color=#999999]Janie 发表于 2009-8-18 22:36[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=2735&ptid=537][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
worst case不是针对ODT的选择的
ODT的选择当然要使得仿真波形更加符合要求的方向
而worst case是仿真时要考虑最坏的情况以便有更大的设计裕量
两种不同的考量方法
袁兄.赞同你的说法.
确实,worst case应该是一个接口全局考虑的东西,而不能仅仅针对于某一个因素来谈worst case!:P
页:
[1]