PCBSI's Archiver

allen_lyl 发表于 2009-8-14 09:27

pcb叠层中电源层和地层之间的间距有没有什么要求?

pcb叠层设计中,电源层和地层之间的间距有没有什么要求?最小间距应该是多少?如果信号层参考到电源层,信号层和电源层之间的最小间距是多少?前辈们多指教啊?谢谢!

pippo 发表于 2009-8-14 15:54

减小相邻电源平面和地平面的间距,增大相邻电源平面和相邻走线层的间距。

ripple 发表于 2009-8-14 22:33

Q1:pcb叠层设计中,电源层和地层之间的间距有没有什么要求?最小间距应该是多少?
A1:电源层和地层之间的间距当然是越近越好,这样更有利于高频的去藕.最小间距取决与厂商的core或者是pp的厚度,以及两个平面间的耐压(这点对于弱电来说通常是满足的).
Q2:如果信号层参考到电源层,信号层和电源层之间的最小间距是多少?
A2:如果信号层参考到电源层,信号层与电源层之间的间距当然也是越近越好.前提是信号层仅仅参考信号层.通常情况下,信号的参考层优选地,其次才考虑到参考电源层.需要值得注意的是,参考的电源平面噪声越小越好!

cloudpuma 发表于 2009-8-19 01:17

从电源的角度上来说,电源层和地层的间距越小越好,有利于减小电源的回路电感。具体能做多小,取决于厂家的能力,或者说厂家能够使用的芯板(core)或半固化片的厚度。国内厂家最高的能力厚度一般高于4mil,国外的据说可以做到2mil,没有亲见。
但是如果涉及到具体的板级设计,要考虑的因素就多了。如果对板厚没有要求,而且信号层有且只有一个地层作为参考,在阻抗可接受的情况下,将地-电源-信号 三层之间的距离做得越近,肯定对信号回流是更有利的。因为信号能量最终都是要回到地平面上的。
但是,实际情况往往不是如此。实际设计中需要考虑更多的板厚、阻抗、电源完整性、电磁兼容等方面的问题。所以,具体的叠层设计需要在这几者中进行权衡。一般的做法是,可以在电源完整性方面作出一定牺牲(前提是,后期设计考虑了一些弥补的方法)。

ripple 发表于 2009-8-19 07:13

赞同cloudpuma的观点!
国外的加工能力确实比较高,有一些国外做的demo板,就出现过cloudpuma介绍的间距.

页: [1]

Powered by Discuz! Archiver 7.2  © 2001-2009 Comsenz Inc.