differential trace width/spacing rule?
在差分对的阻抗控制计算的过程中，100欧姆的阻抗可以对应很多组线宽和线距，例如5/6.75 and 7/14 请问有没有这样的规则，定义width/spacing？同时还要考虑差分对分开后的单端阻抗，有什么样的规则来约束线宽和间距的设计？因为100欧姆的差分对，一个线宽就有一个间距，太多的组合不知道该怎么办？在差分对的末端，产分对终究是要分开连接到connector，这样单根的阻抗就会变化，假如单端要求是55欧姆，阻抗就会不连续。也就是说线间距大一点的分开后可能会好一点。
怎么来计算差分对分开后，单端的阻抗？单端的阻抗和差分对的阻抗之间有什么样的规则要求啊？请高手指教啊？
很困惑啊！谢谢指教啊！ [i=s] 本帖最后由 zomin 于 2009-8-3 16:52 编辑 [/i]
个人理解：线宽越宽走的电流越大，但能走的net越少
间距越宽，差分线对之间的一致性越小，能走的net也越少
需要全局考虑 对于差分阻抗的计算是比较繁琐的
差分走线分为两种基本形式：边沿耦合和全面耦合
我们大多数走线都是采用前者，恰恰是前者的差分阻抗计算较难
没有一个特别精准的计算公式
可以确定的是差分阻抗要小于两个单端阻抗之和
有些资料简单地定义为2X0.8XZ0也是不太准确的，Z0为单端阻抗
一些高速设计软件也可以计算差分阻抗，比如SQ
或者板厂专门用来阻抗控制的软件Polar等等
还有一些大的公司也给出了差分阻抗的计算公式
比如NS给出的差分阻抗计算近似公式
当然百家争鸣的现象必然导致公式的五花八门
对这个有兴趣可以到网上搜搜，可以找到很多不同的差分阻抗计算公式 一下是网上最为流传的，据说是Polar SI6000的计算公式
[color=Blue]微带线(microstrip)[b][/b][/color]
[b]Z={87/[sqrt(εr+1.41)]}ln[5.98H/(0.8W+T)][/b]
其中，W为线宽，T为走线的铜皮厚度，H为走到参考平面的距离，εr是PCB板材质的介电常数(dielectric Constant)。此公式必须在0.1<(W/H)<2.0及1<(εr)<15的情况才能应用。
[b]带状线(stripline)[color=Blue][/color][/b]
[b]Z=[60/sqrt(εr)]ln{4H/[0.67π(T+0.8W)]}[/b]
其中，H为两参考平面的距离，并且走线位于参考平面的中间。此公式适应于双线，线间距与抗成正比，必须在W/H<0.35及T/H<0.25的情况才应用。 我们现在是用polar9000可以计算差分对的差分阻抗， 可是，单端阻抗不知道该怎么来计算？差分线间距越大，是不是分开后，单端阻抗变化会小一点？单端阻抗的变化有没有什么限制的rule？谢谢指教啊！ 差分对分松耦合与紧耦合。
紧耦合的spacing小，相应线宽也小，好处是抗干扰能力强，因为干扰信号对两信号的影响差不多，可以抵消；
松耦合的spacing大，相应线宽比较宽，好处是可以更好的进行单端和差分阻抗控制；
至于使用紧耦合还是松耦合，首先还是要根据布线密度确定，如果密度大，也就是信号比较多的情况下，当然选紧耦合，如果密度不大，信号少，松耦合是首选，松耦合时，走线比较宽，相比较紧耦合，其传输线损耗要小一些。 单端一样可以用polar算吧，没用过。和线宽，线厚度，介电常数，和到参考层的距离都有关系，有公式的，很多工具也可以算
[quote]我们现在是用polar9000可以计算差分对的差分阻抗， 可是，单端阻抗不知道该怎么来计算？差分线间距越大，是不是分开后，单端阻抗变化会小一点？单端阻抗的变化有没有什么限制的rule？谢谢指教啊！ ...
[size=2][color=#999999]allen_lyl 发表于 2009-8-4 09:15[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=2199&ptid=475][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote] 计算阻抗可以用si900，就信号衰减来说，线越粗越好，仿真来看松耦合的衰减比紧耦合更小 松耦合和紧耦合有没有一个rule？松耦合的最大的线宽和线间距是多少？紧耦合的最小的线宽和间距是多少？差分对的耦合对单端阻抗有没有要求？假如100欧姆的差分对，单端阻抗一般要求控制在多少欧姆的范围以内？ 在ALLEGRO里就能直接计算差分阻抗和单端阻抗的。 [quote]松耦合和紧耦合有没有一个rule？松耦合的最大的线宽和线间距是多少？紧耦合的最小的线宽和间距是多少？差分对的耦合对单端阻抗有没有要求？假如100欧姆的差分对，单端阻抗一般要求控制在多少欧姆的范围以内？ ...
[size=2][color=#999999]allen_lyl 发表于 2009-8-4 15:48[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=2207&ptid=475][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
没有rule，最大能大到哪去呢？最小当然要考虑，这个是PCB制程决定的。
差分对一般只用考虑差分阻抗，单端阻抗差不了多少。 差分对两线之间的间距s满足什么样的条件，能使元件的反射阻抗最小化？s=3能使微带线的反射阻抗最小化，那带状线应满足什么样的规则那？ sorry！上面是S=3H！ 不好意思，我还不知道这个理论，期待高手
页:
[1]