关于3W和20H
3W是高速总线走线之间的line-line中心距离为3W(W为线宽)20H是为了抑制电源平面电磁辐射而将电源层边沿相对于地层内缩20H（H为电源到地层的距离）
...... allegro里面设置的线距是边到边的还是中心到中心啊？ 边到边
所以我都理解成2W原则 3W原则目的是控制串扰。但是串扰不只跟线距有关，还和线与参考层的距离有关。
另外要考虑走线本身的特性。我不会简单的就使用3W原则来控制走线。 这只是些理论值，实际中还是要对不同信号进行不同地处理。 [b] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1832&ptid=439]5#[/url] [i]Jenny[/i] [/b]
应该怎么处理呢？ 首先，客户就是上帝，他怎么说，你就怎么做；
然后，对一些重要的走线（比如：时钟、差分）进行规则设置；注意哪些器件下面不适宜走线等等；
最后，剩余地就随便走走:lol [quote]3W原则目的是控制串扰。但是串扰不只跟线距有关，还和线与参考层的距离有关。
另外要考虑走线本身的特性。我不会简单的就使用3W原则来控制走线。 ...
[size=2][color=#999999]Triton 发表于 2009-7-13 13:30[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1831&ptid=439][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
按照目前的设计，使用3W来规避串扰是完全没有问题，考虑到现在常见的单线宽通常为3.8mil到7mil，这样一来，按照3W原则，需要走线离参考层的距离为11.4到21mil。而我们实际设计过程中，走线层距离参考层几乎100%小于这个值，因此应该没有问题。不过话说回来，那就是，你的板真的允许你拥有3W的间距吗？我想大部分是不能满足的，由此，仅能对板中的一小部分信号能进行这样的约束处理，典型的如clock信号。还是具体问题具体分析，呵呵。 [quote]首先，客户就是上帝，他怎么说，你就怎么做；
然后，对一些重要的走线（比如：时钟、差分）进行规则设置；注意哪些器件下面不适宜走线等等；
最后，剩余地就随便走走:lol ...
[size=2][color=#999999]Jenny 发表于 2009-7-13 14:05[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1834&ptid=439][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
你很飘逸哦 ;P 3W原则在很密的板的板子上是无法实现的，个人觉得也就是一些理论的东西。 ;P实际做不到3w的，20h一般还是可以做到 到底几层板子适合20H原则啊？
四层板子就似乎不可以啊！ [b]回复 [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=1828&ptid=439]1#[/url] [i]袁荣盛[/i] [/b]
请问一下，3w、20H是根据电磁场理论得来吧！他们的具体的计算公式是什么？20h时70的电磁能量被吸收，是怎么得来的？3w事70%的串扰被减少，是怎么得来的？想知道3w、20H的具体的计算公式？能不能指点一下啊？谢谢！ 这些规则还是很有用的，嘿嘿。 过来学习
页:
[1]