DDR2 Design Guideline
很经典的资料1. Overview
2. General rules
3. Topology and length rules
4. Length matching rules
5. Signal spacing rules
[attach]331[/attach] 我碰到过一个人,他说他计算出来,DDR2中DQ和DQS可以差几个英寸,我很惊讶 这是标准呢,还是哪个厂家的? [quote]我碰到过一个人,他说他计算出来,DDR2中DQ和DQS可以差几个英寸,我很惊讶
[size=2][color=#999999]Triton 发表于 2009-6-24 17:43[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1515&ptid=397][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
如果按照源同步时序公式+140or180ps/inch那算出来肯定可以差几个inch了!
但是他考虑了多少因素?!串扰、SSN、DDJ、ODT mismatch...... [quote]这是标准呢,还是哪个厂家的?
[size=2][color=#999999]MagyC 发表于 2009-7-9 11:03[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1759&ptid=397][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
DDR2设计JEDEC有一个标准
但明显标准不能满足实际的需求
所以...... [quote]
如果按照源同步时序公式+140or180ps/inch那算出来肯定可以差几个inch了!
但是他考虑了多少因素?!串扰、SSN、DDJ、ODT mismatch......
[size=2][color=#999999]ripple 发表于 2009-7-9 11:28[/color] [url=http://www.pcbsi.com/redirect.php?goto=findpost&pid=1763&ptid=397][img]http://www.pcbsi.com/images/common/back.gif[/img][/url][/size][/quote]
就是就是,所以我很无语 这个是厂商的? thanks for your sharing,do you have Allegro SI relation files 好东西,谢谢 楼主辛苦了 必须学习一下 学习一下,多谢/ 多谢分享!!! good ,thanks! 非常的实用,谢谢! 嗯[url=http://www.zmtdg.com/].[/url].. 推,很實用的資料 谢谢......... Not useful.. waste time 很實用,thanks for your sharing
页:
[1]
2