PCBSI » SI/PI/EMC 技术 » 关于传输线的疑问

cwfang 发表于 2010-7-27 17:13

关于传输线的疑问

我记得好像说当传输线的延时小于六分之一信号上升时间的时候，可以不用阻抗匹配。但我仿真证实了一下，发现波形比较差，过冲挺大的。这是什么原因？

Triton 发表于 2010-7-28 09:50

有例子吗？我们可以学习一下:shutup:

cwfang 发表于 2010-7-28 14:30

[quote]有例子吗？我们可以学习一下
[size=2][color=#999999]Triton 发表于 2010-7-28 09:50[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8977&ptid=1766][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

triton，是不是六分之一的关系？

Triton 发表于 2010-7-28 16:35

[b]回复 [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8982&ptid=1766]3#[/url] [i]cwfang[/i] [/b]


有说六分之一，有说十二分之一，但这都不绝对。

查看完整版本: 关于传输线的疑问