PCBSI's Archiver

Triton 发表于 2010-7-21 14:07

Cadence CDNLive!用户大会归来

昨晚看到stupid写的[url=http://www.pcbsi.com/bbs/thread-1567-1-1.html]BERTScope 研讨会归来[/url],向他学习,总结一下本次Cadence用户大会的情况。

今年大会的规模算是近两三年最好的了,好几位有分量的嘉宾,还不错的午餐,竟然还提供晚餐,而且还有表演等。上午都是大会场嘉宾演讲,还有一个五人组的Panel,这种形式在DesignCon常见,在国内还不多吧。

由于专业的关系,下午的分组会议我只关注了PCB和Package。
首先是Cadence公司的人讲Roadmap,有两点比较重要,下一个版本会推出全新的PI解决方案,再下一个版本会出3D全波解决方案。

接下来是客户案例演讲,
第一个是浪潮的讲定制ASIC的DDR3接口设计。
第二个是华为的讲Batch simulation,他们是通过Cadence的服务部定制的这个功能,白天做所有信号的仿真设置,晚上跑仿真,提高效率。
第三个是中科院微电子所的讲低成本封装在Cadence SiP中的实现,没怎么听,感觉没什么东西。
第四个是芯原微电子的讲FPGA,通过使用Cadence的FPGA System Panner(FSP)提高设计效率,原来2个月的工作,现在3个星期完成,还不加班,貌似这个新工具还不错,做FPGA的同学可以关注一下。
第五个还是中科院微电子所的,讲高速差分设计,感觉很基础的东西,演讲的也年轻,严重怀疑是新手。

stupid 发表于 2010-7-21 16:55

[i=s] 本帖最后由 stupid 于 2010-7-21 16:58 编辑 [/i]

白天玩,晚上跑,不错,值得学习,哈哈。

PI值得期待,对于Layout的人考虑完整的电源平面和最低的电感回流路径有很大帮助。至于3D全波,是不是受了Mentor的刺激。

SiP,国民用的就是这玩意,chip to chip的互联还是值得研究的。

beta 发表于 2010-7-21 19:23

Cadence的PI从一开始到现在一直使用SUN的技术。SUN在当时积聚了一批业界做PI的精英,包括Istvan Novak、Larry Smith和Ray Anderson,到现在只有Novak还留守在Oracle,Smith去了Altera,Anderson去了Xilinx。

对于3D,Cadence OEM了Optimal的paksi,paksi是一个准静态的3D工具,用于封装的寄生参数提取,后来Optimal被Apache收购,allegro中集成的paksi就再也没有升级过。

stupid 发表于 2010-7-21 19:39

[quote]Cadence的PI从一开始到现在一直使用SUN的技术。SUN在当时积聚了一批业界做PI的精英,包括Istvan Novak、Lar ...
[size=2][color=#999999]beta 发表于 2010-7-21 19:23[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8473&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]


    哈哈,看来 beta 对软件也是门清

Triton 发表于 2010-7-21 21:34

[quote]白天玩,晚上跑,不错,值得学习,哈哈。

PI值得期待,对于Layout的人考虑完整的电源平面和最低的电感回流 ...
[size=2][color=#999999]stupid 发表于 2010-7-21 16:55[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8377&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

3D Full wave是需要很长时间的前期研究的,从时间节点来看,Cadence做3D全波应该已经好几年,只是一直处在研究阶段,没有产品化。

Triton 发表于 2010-7-21 21:37

[quote]Cadence的PI从一开始到现在一直使用SUN的技术。SUN在当时积聚了一批业界做PI的精英,包括Istvan Novak、Lar ...
[size=2][color=#999999]beta 发表于 2010-7-21 19:23[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8473&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

Cadence只是做了一个Paksi-E的接口,你可以升级Paksi-E,据我所知应该是支持最新版本的。

beta 发表于 2010-7-22 08:34

呵呵 ,你可以回头看一下Allegro的安装目录,里面的paksi是全版的,不仅仅是一个接口,只是n久没有升级了。
其实这样的情况在eda界不止这个,当初cst oem了aplac的RF仿真引擎,但后来不久aplac就被awr收购,所以集成在cst中的aplac也成了“孤儿”,版本一直停留在7.9,而实际上现在aplac现在已经升级到8.5了。

beta 发表于 2010-7-22 08:39

另外,对于cadence自起炉灶搞full wave,我是持怀疑态度的,毕竟不是一下子就能搞出来,而且能达到商用条件,比较现实可行的办法是收购或者OEM,这种办法在cadence的发展史上已经用了多次,再继续用又何妨。

Triton 发表于 2010-7-22 09:01

[quote]呵呵 ,你可以回头看一下Allegro的安装目录,里面的paksi是全版的,不仅仅是一个接口,只是n久没有升级了。 ...
[size=2][color=#999999]beta 发表于 2010-7-22 08:34[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8506&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

这个版本是最开始OEM的,不需要另外paksi的license,如果需要使用最新版本,可以自己装最新版,但是需要自购paksi的license.

Triton 发表于 2010-7-22 09:02

[quote]另外,对于cadence自起炉灶搞full wave,我是持怀疑态度的,毕竟不是一下子就能搞出来,而且能达到商用条件 ...
[size=2][color=#999999]beta 发表于 2010-7-22 08:39[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8507&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

确实不是一下子就能搞起来的,正如上面说的,Cadence内部研究Full wave已经很多年了,目前已经商用的只有EMS2D。

lpch8 发表于 2010-7-22 11:31

我去的也是这个室,听完华为的有事就先走了,和triton下次应该见面聊聊,当面学习一下,呵呵。

beta 发表于 2010-7-22 16:40

[quote]这个版本是最开始OEM的,不需要另外paksi的license,如果需要使用最新版本,可以自己装最新版,但是需要 ...
[size=2][color=#999999]Triton 发表于 2010-7-22 09:01[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8528&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

看来你没明白我的意思,我说的是cadence oem的这个玩意多年没有升级,到现在越来越成为摆设。单单从接口来说,能与allegro接口的软件多了去了。

beta 发表于 2010-7-22 16:47

[quote]确实不是一下子就能搞起来的,正如上面说的,Cadence内部研究Full wave已经很多年了,目前已经商用的只有 ...
[size=2][color=#999999]Triton 发表于 2010-7-22 09:02[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8529&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

听说cadence内部已经研究3D full wave多年,至少在我看来是个笑话。拿点实事来说话:

有兴趣的可以试试用cadence的无论bem2d还是ems2d引擎提取一段均匀传输线的s参数,然后与其它软件的结果做比较,你就会发现新大陆,误差不是一点半点。对于均匀传输线尚且如此,3D还能有什么指望?拜托cadence先踏踏实实把2D的问题解决好。

Triton 发表于 2010-7-22 18:15

[quote]看来你没明白我的意思,我说的是cadence oem的这个玩意多年没有升级,到现在越来越成为摆设。单单从接口 ...
[size=2][color=#999999]beta 发表于 2010-7-22 16:40[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8570&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

这个接口是在Allegro的环境下去调用第三方引擎,是Cadence主动做的,跟其他的还是不一样。

Triton 发表于 2010-7-22 18:21

[quote]听说cadence内部已经研究3D full wave多年,至少在我看来是个笑话。拿点实事来说话:

有兴趣的可以试试 ...
[size=2][color=#999999]beta 发表于 2010-7-22 16:47[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8571&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

这应该不是引擎的问题,而是他们抽取S参数的问题。bem2d和ems2d主要是解传输线的RLGC模型,至于后续的S参数,倒不是很清楚。有时间可以做做比较。

stupid 发表于 2010-7-22 22:24

[quote]听说cadence内部已经研究3D full wave多年,至少在我看来是个笑话。拿点实事来说话:

有兴趣的可以试试 ...
[size=2][color=#999999]beta 发表于 2010-7-22 16:47[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8571&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]


    希望Beta能上对比结果,用数据说话。

beta 发表于 2010-7-23 08:06

[quote]希望Beta能上对比结果,用数据说话。
[size=2][color=#999999]stupid 发表于 2010-7-22 22:24[/color] [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8607&ptid=1644][img]http://www.pcbsi.com/bbs/images/common/back.gif[/img][/url][/size][/quote]

好,我先上S参数的对比结果。
下面是耦合微带线的插损对比:
[attach]1375[/attach]

红色——cadence sigxp
蓝色——ansoft q2d
黄色——polar si9000

stupid 发表于 2010-7-23 09:03

看来这个损耗角正切很小,大概在0.009。SI9000 确实要准些,最新版本甚至能补偿 表面粗糙度的 损耗。

Triton 发表于 2010-7-23 11:17

[b]回复 [url=http://www.pcbsi.com/bbs/redirect.php?goto=findpost&pid=8615&ptid=1644]17#[/url] [i]beta[/i] [/b]

在Cadence sigxp中使用的是ems2d还是bem2d?能否提供一下这个微带线的结构?

beta 发表于 2010-7-23 17:14

ems2d、bem2d的计算结果相同的,只不过一个快,一个慢。

耦合微带的参数如下:

          (model "Microstrip_2")
          (Props
            (d1Constant "4.3")
            (d1FreqDepFile "")
            (d1LossTangent "0.017")
            (d1Thickness "4.00 MIL")
            (d2Constant "1")
            (d2FreqDepFile "")
            (d2LossTangent "0")
            (d2Thickness "0.00 MIL")
            (length "5000.00 MIL")
            (spacing "9.00 MIL")
            (traceConductivity "576000 mho/cm")
            (traceCount "2")
            (traceEtchFactor "90")
            (traceGeometry "microstrip")
            (traceThickness "1.20 MIL")
            (traceType "single")
            (traceWidth "5.00 MIL")
            (traceWidth2 "TL_MS1.traceWidth")
          )

页: [1] 2

Powered by Discuz! Archiver 7.2  © 2001-2009 Comsenz Inc.