- 10cable仿真？ (4 篇回复)
- 零点极点仿真有嘛用？弱问 (2 篇回复)
- 据说搞定这个问题可以去Cadence了 (15 篇回复)
- 低温下串扰原因？ (21 篇回复)
- 见到一块HBA卡的差分线，一根走直线，一根走蛇形线原因？ (5 篇回复)
- 串扰分析？ (7 篇回复)
- pcb叠层中电源层和地层之间的间距有没有什么要求？ (4 篇回复)
- DDR2/DDR3 Data ODT的阻值该如何决定？ (4 篇回复)
- 做SDRAM仿真时，怎么判断Address/Command是1T还是2T啊？ (4 篇回复)
- Ansoft_HFSS_Technical_Notes (2 篇回复)
- 请问如何给FPGA器件的具体引脚附加模型？ (5 篇回复)
- 时序仿真的形式与处理方式 (1 篇回复)
- 电源平面的阻抗值与EMI中的近场和远场辐射有啥关系？ (0 篇回复)
- 仿真“理论”与“实际”孰轻孰重 (3 篇回复)
- 请教关于PI的问题 (3 篇回复)
- 老贴----“当前”主流SI工具的特点 (4 篇回复)
- 鼓励新手提问，欢迎高手热情解答 (14 篇回复)
- 16 层pcb叠层 哪个结构好点？ (10 篇回复)
- Cadence APSI & PCB SI (3 篇回复)
- SQ仿真中的Tco与Tcom详解 (23 篇回复)
- 如何测量差分对的RCGL参数？ (4 篇回复)
- Fiber Weave对高速信号的影响 (11 篇回复)
- serdes过10gbps的厂商？ (8 篇回复)
- 仿真IBIS model生成不了DML文件 (13 篇回复)
- Silicon+Package+Board (2 篇回复)
- 系统仿真问题？ (11 篇回复)
- Cadence后仿真提取网络时在NET中没有网络显示 (2 篇回复)
- SI仿真流程 (8 篇回复)
- 差分对忽近忽远的原因？ (10 篇回复)
- 关于信号终端匹配电阻的位置讨论 (8 篇回复)
- 差分对较好耦合的条件？ (6 篇回复)
- 深南FR-4板材参数 (2 篇回复)
- 背板连接器 (9 篇回复)
- 差分对上电容的作用？ (3 篇回复)
- 背板设计优化参数 (1 篇回复)
- differential trace width/spacing rule? (13 篇回复)
- 请教SDRAM Ringback问题 (8 篇回复)
- 钟振的IBIS模型 (1 篇回复)
- 共同时钟时序分析 (16 篇回复)
- PCB阻抗计算 polar (16 篇回复)