- 请大家帮我分析分析IMX35规格书里Tvb和Tva (33 篇回复)
- Pulse与Custom下飞行时间问题 (2 篇回复)
- （求助）电源平面的设计 (13 篇回复)
- 内核工作频率、时钟频率、数据传输率 (3 篇回复)
- jitter问题 (4 篇回复)
- 共振模频率 (4 篇回复)
- PCB热膨胀系数CTE (0 篇回复)
- 关于连接器的S参数 (12 篇回复)
- CJTPAT PRBS pattern? (9 篇回复)
- 仿真时tx的RJ, PJ ,UJ,DJ TJ一般设置多少比较合适？ (2 篇回复)
- 远端串扰疑问 (2 篇回复)
- 求助啊 HSPICE (4 篇回复)
- IBIS模型混合spice模型仿真疑问！ (3 篇回复)
- 请教大家一个DDR2仿真时差分时钟不收敛的问题 (11 篇回复)
- QSI时序计算参数求解 (18 篇回复)
- 差分波形 (1 篇回复)
- 系统仿真问题？ (13 篇回复)
- 华为的互连设计工程师是做什么的？ (12 篇回复)
- 如何模拟电源过孔对相邻信号的影响 (5 篇回复)
- 关于上升时间 (39 篇回复)
- 如何增加建立时间裕量 (6 篇回复)
- SGMII 眼图的测量 (11 篇回复)
- 叠层线宽的设置 (14 篇回复)
- 谁用过PC104PLUS和PCI9054通信？ (3 篇回复)
- win2003 server 64bit的困扰 (8 篇回复)
- 使用Net Audit检查网络时出错 (4 篇回复)
- 叠层设置中介电常数问题 (9 篇回复)
- hspice 这种错误,大家有没有碰到过的. (2 篇回复)
- spice 模型网表run的时候爆错 (2 篇回复)
- 需要一个LDO (0 篇回复)
- 高速差分信号为什么要加串联电容呢？ (12 篇回复)
- via承载电流的大小？ (4 篇回复)
- Cadence SPB关于PI与SI有哪些比较好的学习资料？ (9 篇回复)
- BGA_Crosstalk__-_by_Dr._Howard_Johnson (7 篇回复)
- 关于信号包含的频谱，比较困惑，请各位指教！ (7 篇回复)
- 时序问题 (6 篇回复)
- S参数 (0 篇回复)
- 关于DDR CLK jitter的问题 (5 篇回复)
- SI文章 (3 篇回复)
- 波长 (2 篇回复)
- Intel SI 論壇 (1 篇回复)
- 曼哈顿布线？ (12 篇回复)
- hyperlynx8.0讨论 (8 篇回复)
- 关于仿真 (8 篇回复)
- 驱动能力与传输线阻抗问题？ (12 篇回复)
- DDR2的时钟长度 (11 篇回复)
- 用hyperlynx发现电容没法放？ (1 篇回复)
- 没点了，挣点关于PI的经验。 (3 篇回复)
- 上传一个PCB的小工具 (13 篇回复)
- SI交流群，拒绝沉默，欢迎讨论 (22 篇回复)
- 没有ibis model 怎么解决 (8 篇回复)
- 有没有工具可以将allegro提取的拓扑转成hspice的netlist？ (21 篇回复)
- Intel SI 論壇 (12 篇回复)
- 关于DDR2信号的pcb补偿 (4 篇回复)
- betta ground 是什么意思？ (1 篇回复)
- 这两个芯片的ibis居然没有？？ (1 篇回复)
- 请问如何提取Allegro 制作的.MCM封装结构的参数 (7 篇回复)
- IBIS中rising waveform的问题 (9 篇回复)
- ansoft designer能做时序相关仿真吗？ (5 篇回复)
- 关于模型的时域频域转换问题 (6 篇回复)