- 什么是flight time (6 篇回复)
- cadence仿真流程 (30 篇回复)
- SPICE模型怎么转成IBIS模型 (6 篇回复)
- 接口软件AnsoftLinks4.1下载 (29 篇回复)
- Hspice create trace model? (29 篇回复)
- System_Crosstalk_XAUI_Backplane (6 篇回复)
- Modeling and Simulation (11 篇回复)
- 大家来帮忙找网表错误。HSpice 调用IBIS模型 (11 篇回复)
- 怎么看S参数的好坏啊 (21 篇回复)
- 讨论个端接阻抗的问题 (21 篇回复)
- 串扰 (3 篇回复)
- 官网gigabit backplane signal integrity design kit问题 (10 篇回复)
- ViaWizard3.1_setup最新版本 (6 篇回复)
- Pads导入SIwave的问题 (9 篇回复)
- [ 討論 ] 不規則銅皮寬度的耐電流 (13 篇回复)
- 千兆位的PCB的信号完整性设计 (2 篇回复)
- SATA连接器仿真 (8 篇回复)
- 有没有hyperlynx 8.1安装版或者绿色精简版？ (3 篇回复)
- Tcomin/Tcomax如何确定？ (1 篇回复)
- 大家自己最早接触做SI的是哪波人？ (5 篇回复)
- 讨论个基本问题:return path,返回路径 (4 篇回复)
- IBIS 理解說明 (0 篇回复)
- 请教一个hyperlynx启动EIDO仿真内核的问题 (5 篇回复)
- VRM如何建模 (4 篇回复)
- .SP 文件在SigXplorer 仿真中怎么使用 (5 篇回复)
- 请教：IBIS转dml出错 (10 篇回复)
- 电源完整性设计 (16 篇回复)
- 如何修改Transmission Line 的单位 (2 篇回复)
- 传输线阻抗 (1 篇回复)
- bga 外挂四片ddr2 仿真出来眼图有问题 求教 (6 篇回复)
- 10G Ethernet SPEC？ (16 篇回复)
- 电磁兼容EMC,信号完整性SI，电源完整性PI仿真期刊连载 (34 篇回复)
- DDR3中tVAC的疑问 (4 篇回复)
- IBIS模型理解 (7 篇回复)
- [求 ] DesignCon 2011論文 : On-Die Capacitance Measurements and I..... (4 篇回复)
- Steve Weir DesignCon2011_PDN Application of Ferrite Beads (3 篇回复)
- 关于tvs技术 (5 篇回复)
- 以Micron DDR2_800的IBIS Model为例，如何看看全驱动的眼图效果? (4 篇回复)
- IBIS经典资料 (5 篇回复)
- siwave3.5的问题，希望大家帮帮忙忙，谢谢 (1 篇回复)
- 在HyperLynx里面如何将传输线的S参数导入？ (8 篇回复)
- ADS2009与allegro16.3互联的问题 (1 篇回复)
- 精度还是速度，这是个问题 (6 篇回复)
- IBIS知多少 (24 篇回复)
- [求] DesignCon2008論文 "Simulations and Characterizations for GHz ... (4 篇回复)
- IBIS模型 求解答，谢谢啦 (6 篇回复)
- win7中安装allgero16.3的时候遇到license找不到的问题 (8 篇回复)
- 高速背板设计呼唤新的信号完整性测试方法 (3 篇回复)
- 如何设计via的 过孔直径 pad直径 antipad直径？ (13 篇回复)
- 用串行RapidIO交换处理高速电路板设计的信号完整性问题 (1 篇回复)
- 转：高速背板信号完整性挑战的两种最有效增强性技术 (0 篇回复)
- DDR3为存储器应用带来新的技术优势 (0 篇回复)
- 高速PCB的并行设计策略 (0 篇回复)
- 新一代高速互连串行总线及其目标应用 (0 篇回复)
- PCB板完整电磁信息的应用 (0 篇回复)
- PCB技术五大发展趋势 (0 篇回复)
- 混合信号PCB 的分区设计 (0 篇回复)
- PROTEL 99 SE鼠标增强软件 (1 篇回复)
- 如何使用cadence对高速差分线进行仿真 (0 篇回复)
- 有关旁路电容在仿真方面的影响 (0 篇回复)